|
| 文凭考试《微机原理与接口技术》复习提纲(2) |
| 2003年09月15日09:27:04 北京自考热线 |
第二章 8086∕8088微处理器的结构
2.1（05）计算机执行指令的基本步骤（P19）
（1）读取指令。
（2）分析指令（即指令译码）。
（3）读取操作数（如果需要的话）。
（4）执行指令。
（5）将结果写入存储器／其它部件（如果需要的话）。
2.2（06）8086／8088 CPU的结构形式、主要部件的功能和结构的优点（P19）
（1）8086／8088 CPU的结构形式：
8086／8088 CPU内有两个独立的处理单元，总线接口部件BIU和指令执行部件EU。
（2）CPU内两个主要部件的功能：
总线接口部件BIU完成取指令和存取操作数。
指令执行部件EU专门负责分析和执行指令。
（3）8086／8088 CPU结构的优点：
BIU和EU两个单元可以并行工作，使存取操作数和执行指令的操作并行进行（即采用流水线方式）。这种并行工作方式大大提高了CPU的工作效率。
2.3（07）总线接口部件BIU的组成（P21）
（1）4个16位段寄存器：
（2）16位的指令指针寄存器IP（3）20位地址加法器（4）指令队列（5）总线控制逻辑
2.4（08）总线执行部件EU的组成（P22）
（1）算术逻辑单元（ALU）
（2）标志寄存器（3）寄存器组（4）EU控制器
2.5（09）8086／8088 CPU的寄存器组（P23～P27）
（1）通用数据寄存器组包括：AX、BX、CX、DX，4个16位寄存器。
（2）指示器和变址寄存器组包括：SP、BP、SI、DI，4个16位寄存器。
（3）段寄存器组包括：CS、SS、DS、ES，4个16位寄存器（4）指令指示器：IP，16位寄存器（5）标志寄存器：FR，16位寄存器
2.6（10）8086／8088 CPU内存地址的分段概念（P25）
8086／8088 CPU可直接寻址1MB的存储空间，因此直接寻址需要20位地址线，而CPU内部的所有寄存器都是16位，用这些寄存器只能直接寻址64KB，为解决这一矛盾，8086／8088 CPU中采用了分段技术，即将1MB的存储空间划分成若干逻辑段，每个逻辑段最大为64KB。但段的起始地址（简称段基址或段首址）必须能被16整除。
2.7（11）标志寄存器及标志位的分类（P26～P27）
标志寄存器也称程序状态字（PSW）寄存器。标志寄存器用来存放运算结果的特征和机器工作状态。
标志寄存器的标志按功能可分为两类：
（1）状态标志，用来表示运算结果的特征，是指令执行后自动建立的。状态标志6个：CF，PF，AF，ZF，SF和OF，这些特征会影响后CPU后面的操作。
（2）控制标志，用来控制CPU的操作或工作状态。控制标志有3个：DF，IF和TF。控制标志是人为设置的。控制标志对CPU的特定操作起控制作用。
2.8（12）8086／8088的总线周期概念（P27～P28）
CPU的操作都是在系统主时钟的控制下按节拍有序进行的。
（1）时钟周期T：时钟周期是系统主时钟频率的倒数，是CPU的基本时间计量单位。
（2）CPU执行一条指令的时间称为一个指令周期。
（3）CPU通过外部总线对存储器或I／O端口进行一次读／写操作的过程称为总线周期。
（4）总线周期和时钟周期的关系：一个总线周期由若干时钟周期T组成。
（5）指令周期和总线周期的关系：一个指令周期由若干个总线周期组成。
2.9（13）8086／8088的工作模式（P29）
（1）最小工作模式：系统中只有一个8086或8088微处理器。所有的总线控制信号直接由8086／8088 CPU产生，因而，使系统中的总线控制逻辑电路最简单。最小工作模式适用于由单处理器组成的小系统。
（2）最大工作模式：系统中包含有两个或两个以上的微处理器，其中一个是主处理器，就是8086或8088，其它的处理器是协助主处理器工作的协处理器。
2.10（14）段内偏移地址、段地址、逻辑地址和物理地址（P37）
（1）段地址：存放在段寄存器中的逻辑段首地址，叫做段地址，也叫做段基址或段首址。
（2）有效地址（EA）：根据寻址方式计算得到的段内地址。有效地址也叫段内偏移地址。
（3）逻辑地址：程序设计中使用的地址，它由段基址和段内偏移地址两部分组成，段基址和段内偏移地址都是无符号的16位二进制数（4）物理地址：也叫实际地址或绝对地址，是CPU访问存储器时实际使用的地址，地址总线上传送的就是这个地址。物理地址的计算公式为：
物理地址＝段基址×16＋段内偏移地址
2.11（15）8086系统中的存储器结构（P40）
8086系统的存储器采用分体结构，将1MB的存储空间分成两个512KB的存储体，一个存储体中的单元全是偶数地址，称为偶地址体；另一个存储体中的单元全是奇数地址，称为奇地址体。两个体之间采用字节交叉编址方式。
偶地址体与数据总线的低8位相连，从偶地址体读／写一个字节时，数据从低8位数据总线上传送；奇地址体与数据总线的高8位相连，从奇地址体读／写一个字节时，数据从高8位数据总线上传送。
2.12（16）堆栈的概念（P43）
堆栈是在主存中开辟的一个数据存储区，用来存放需要暂时保存的数据。这片存储区的存储方式采用一端固定，另一端活动的方式，即只允许在活动端进行数据的输入或删除。因此，堆栈中数据的存取采用先进后出（后进先出）方式。
堆栈中的数据称为栈元素或栈项。
数据进栈称为压入，数据出栈称为弹出。
2.13（17）最小模式系统的配置（P45）
最小模式系统除了8086／8088 CPU、存储器及I／O接口芯片外，还要配置：
（1）1片8284，作为时钟发生器；（2）3片8282／8283或74LS373，作为地址锁存器；（3）2片总线收发器8286／8287
2.14（18）最大模式系统的配置（P49）
8086／8088的最大模式是为实现多处理器系统而设计的。最大模式方式支持三种基本配置：
（1）协处理器配置：在系统中除主CPU 8086或8088外，还有一个协处理器8087（数值协处理器）或8089（I／O协处理器）。
（2）紧耦合配置：在系统中除主CPU外还有一个支持处理器，支持处理器可以独立操作，它可以控制总线独立于主CPU工作。
（3）松耦合配置：系统中可以配有多个总线主模块（主控处理器），模块间通过系统总线相连，每个模块都可以成为系统总线的主控者。
2.15（19）总线控制器8288（P51～P52）
总线控制器8288对CPU送来的总线周期状态信号S2，S1，S0进行译码、然后输出系统所需的总线命令信号和总线控制信号，以实现对总线操作的控制。
2.16（20）系统的复位和启动（P54～P55）
当RESET信号变为高电平时，8086／8088CPU就结束当前操作而进入复位状态。在复位态，CPU内部的各寄存器被置为初态值。
在复位状态，代码段寄存器CS为FFFFH，指令指针IP被清为0000H，所以CPU从FFFF0H单元处开始启动。因此，FFFF0H称为系统的启动地址。
2.17（21）基本总线周期（P56）
一个最基本的总线读周期包含4个时钟周期，即T1～T4，若存储器和外设速度较慢时，在T3后可插入1个或几个等待状态Tw，以延长总线周期。
|
手机短信，推荐新闻给好友 |
| 【我要发表评论】
【】
【关闭窗口】
|
|
|
 |
| 相关文章 |
|
| 最近一小时热门文章 |
|
| 频道精选 |
|
